33.5dBm

3DCS功率输出：31.0dBm

4GSM发射功率效率：45%

5DCS发射功率效率：45%。

6封装类型LGA，7.0mmx7.0mmx1.2mm

…

确定了射频PA的各项参数后，那么，就要开始进行射频PA电路设计了，先进行前端的设计，是对射频PA的芯片内部模块进行合理地划分功能，以及确定各个模块的功能指标，例如：前级电路，一缓冲级、中间放大级、末级功率放大级…

再输入硬件描写语言，以代码来描述去实现模块功能，并生成电路图和状态转移图，然后再用Cadence的Verilog－XL，Cadence的NC-Verilog进行仿真，确定模块电路设计是否正确，

接着，用Cadence的PKS输入硬件描述语言转换成门级网络表Netlist，去确定电路的面积，时序等目标参数上达到的标准，确定相关参数后，再一次进行仿真，确定模块电路是否无误，

然后，进行后端设计的数据准备，是确定前期逻辑设计用硬件描述语言生成的门级网络表Netlist，以及模块电路与芯片制造工厂提供的标准单元、宏单元和I/OPad的库文件相等一致...

再进行芯片布局，芯片布线...

…

当然，在设计过程里，除了对射频PA电路功能仿真，去验证制定的参数…，还是需要对射频PA电路进行各种的仿真，例如：电磁干扰EMI，因为射频PA的工作电流是非常大，最高可高达2W，那么，在射频PA高功率工作状态之下，会产生电磁波，干扰芯片内部周围的电子电路，

…

由于，李飞在设计CMOS工艺的RF射频功率放大器有丰富的经验，在一个月内完成了芯片设计，并在各项参数上，完全超出了当初制定的参数…

…

然后，输出价格制造文件，交给台级电进行生产，不过，当邮件发给台级电客户总监，一个小时后的时间，台级电客户总监打电话过来，语气尊敬地问道：

“李工，你发的射频PA芯片制造文件，我收到了…”

李飞客气地说道：那么，就麻烦你们了，这个项目比较急，希望在二周时间内完成RF射频PA的样品…

台级电客户总监在电话里支支吾吾，说话的语气充满了疑惑：李工，我看到了你们公司射频PA工艺要求是CMOS，是不是搞错了？

李飞在电话里微笑道：呵呵，没有错，我公司研发的射频PA的工艺采用的是CMOS。

虽然说李飞的回答是非常明确…，但是，台级电客户总监还是不

为优化阅读体验，本站内容均采用分页显示，请点击下一页继续阅读！ 第2页 / 共4页